Всем привет! Помогите развитию «Битовых Масок» — пройдите наш опрос В конце года мы планируем специальный выпуск, где ведущие ответят на ваши вопросы. Задать свой вопрос можно прямо в этой форме. Будем очень благодарны за уделённое время и обратную связь!

Митап «Инженерные системы: RISC-V & FPGA» в Нижнем Новгороде Коллеги из FPGA Systems YADRO и Альянса RISC-V объединяют усилия и 14 ноября проводят большую гибридную встречу в стенах ННГУ им. Н. И. Лобачевского. Событие разбито на два последовательных блока, так что можно погрузиться сразу в оба стека без накладок по времени: 1-я половина дня — трек RISC-V: VIII митап Альянса RISC-V «Подходы в области симуляции и моделирования производительности для RISC-V» (моделирование архитектур, gem5, симуляция производительности). 2-я половина дня — трек FPGA: доклады от FPGA Systems YADRO по современным практикам разработки, оптимизации и актуальным трендам индустрии. Детали участия: Когда: 14 ноября Где: очно в Нижнем Новгороде (ННГУ) или онлайн из любой точки Регистрация: в форме можно выбрать посещение одного трека (только FPGA или RISC-V) либо зарегистрироваться на оба 📌 Количество мест в зале университета ограничено, поэтому офлайн-участникам лучше подать заявку заранее — подтверждения придут ближе к дате. Подробности программы и форма регистрации: 👍 Зарегистрироваться на встречу